EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 33

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 57 58 59 606162 63 64 65 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] dc_shell 执行link后， Can't read in the DB file	追驰Chasing 2023-8-8	41642	Lotusy 2023-10-24 17:42
[求助] RGMII接口上的载波扩展(carrier extend)何时发送	挂在天边的鱼 2014-11-6	34206	flymoli 2023-10-24 17:38
[求助] 综合实现算IC设计还是物理实现？ - [悬赏 10 信元资产]	YIGANDAHEIQIANG 2023-10-6	11247	Lotusy 2023-10-24 17:34
[求助] 运行verdi遇到问题	yuanna 2014-1-14	34114	bupt_tian 2023-10-24 16:34
[求助] 仿真出现问题	A涂11 2023-10-24	01050	A涂11 2023-10-24 16:29
[求助] tessent做mbist，如何做一个带mbist电路的仿真的	zhaoqingyi13 2023-10-24	0765	zhaoqingyi13 2023-10-24 14:34
[求助] tessent mbist io的库相关问题	zhaoqingyi13 2023-9-20	31279	zhaoqingyi13 2023-10-24 14:30
[求助] 关于dc出现几千个hold violated,如何解决？	yanvv 2023-10-23	2967	yanvv 2023-10-24 14:28
[求助] DC时序报告中startpoint是clock source	Rita_Jia 2023-10-24	61411	zero_0 2023-10-24 12:31
[原创] 关于job deck view	xiaowang8900 2018-11-19	15629	狱火虫 2023-10-24 10:31
[转贴] VCS数模混合仿真之约束文件	nirvana_pear 2023-10-23	0871	nirvana_pear 2023-10-23 10:08
[原创] runtime时，$test$plusargs 无法同时识别多个参数。	Wade_ 2023-10-20	11068	Wade_ 2023-10-23 09:38
[求助] 多个gtx使用求助 - [悬赏 10 信元资产]	河在路边走 2023-10-19	31201	河在路边走 2023-10-21 17:56
[求助] Warning: Target library contains no replacement for isolation cell 'snps_DES_DOMAIN__des_iso_out_snps_dout1_UPF_ISO' ...	yuming_ziyi 2023-1-26	52323	ceezen600 2023-10-20 17:37
[求助] VCS与verdi的区别 ...2	雨中有座沧浪亭 2021-11-8	105980	wx321 2023-10-20 17:11
[原创] Malogic FPGA 和CY7C68000实现USB to UART	dodoee 2023-10-20	01116	dodoee 2023-10-20 15:47
[求助] 带有UPF的DC综合完成之后，生成的UPF'文件是什么样的？	somey 2014-8-21	911419	SGengiant 2023-10-20 15:10
[求助] vscode里用ctags怎么实现跨文件模块跳转	迅雷风烈 2023-10-20	01027	迅雷风烈 2023-10-20 14:18
[求助] DC时遇到的问题	DMBDYQ 2023-10-20	0821	DMBDYQ 2023-10-20 10:15
[求助] 求synplify 2018.3	bubulu 2023-10-19	0710	bubulu 2023-10-19 23:55
[求助] TSMC180nm数字库最快可以运行多少时钟频率	追驰Chasing 2023-10-19	61585	追驰Chasing 2023-10-19 21:18
[求助] DesignWare的dw_div_pipe问题	mysoul 2021-11-16	94327	Cody_666666 2023-10-19 20:26
[求助] 在DC中使用UPF如何插入levelshifter	DHreversion 2023-10-19	0919	DHreversion 2023-10-19 15:51
[资料] 设计与验证Verilog HDL 吴继华 pdf	Hermin 2021-6-11	83177	zixin1hao 2023-10-19 13:51
[原创] 数字ic设计怎么进行自我提高	混合江小白 2023-9-10	21384	yanvv 2023-10-19 11:40
[转贴] formlity的形式化验证流程	nirvana_pear 2023-10-19	01110	nirvana_pear 2023-10-19 11:16
[求助] idle tone和spurious tone的区别？	艾克0928 2018-10-30	48051	TeNs0r 2023-10-19 11:07
[求助] tessent做mbist的时候最后仿真结果出错，仿真值和预期值不符，该怎么解决呢	zhaoqingyi13 2023-10-19	0671	zhaoqingyi13 2023-10-19 10:32
[求助] 谁可以帮忙在Springer网站下载introduction to IDDQ testing书籍？谢谢 - [悬赏 1 信元资产]	313949724 2023-10-18	0915	313949724 2023-10-19 09:03
[招聘] 技术+管理的数字设计，Base深圳、上海	谁来帮看一下 2023-10-18	01113	谁来帮看一下 2023-10-18 15:47
[讨论] 基于UPF的低功耗设计，在综合过程中的level shifter的插入问题	somey 2015-8-12	65592	SGengiant 2023-10-18 14:46
[资料] FPGA设计经验 ...2 3 4 5 6..10	jiang042211 2016-6-15	9733558	yungchan 2023-10-18 12:45
[求助] set_operating_conditions求助	加拉格 2023-10-17	11081	nirvana_pear 2023-10-18 09:20
[求助] 低功耗UPF，DC综合后仿真，retention单元不能恢复数据	多线程维生素 2023-8-15	81931	多线程维生素 2023-10-17 21:25
[求助] FPGA求助，有报酬！设计好的电路如何烧录到DE2-115 FPGA验证	8i8i9o9o 2023-10-2	41129	zhangyp 2023-10-17 19:47

1 ... 57 58 59 606162 63 64 65 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 33

快速发帖

浏览过的版块