EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子）› 数字IC设计【ASIC|IC前端|FPGA】› 数字IC设计讨论(IC前端|FPGA|ASIC)

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

版主: shiyinjita, guofu2010, acgoal, chinafpga, dlb05061131, neoitachi, tangyutao, yadog, everhappy, HADIST, chevroletss, arthur_wang_orz, wanghl_beijing

1 ... 47 48 49 505152 53 54 55 ... 885 / 885 页下一页

返回发新帖

新窗全部主题最新热门热帖精华更多 \| 显示置顶		作者	回复/查看	最后发表


[求助] 模块使能信号的作用	Wade_ 2024-2-18	21125	Wade_ 2024-2-18 16:22
[求助] 请教一下一些存储器内部的寄存器作用	xiaokai66 2024-2-2	4993	xiaokai66 2024-2-17 14:53
[原创] 据说Bluespec比Chisel，更加优秀，是真的吗？	orientview 2022-5-14	53441	abeey 2024-2-16 11:02
[求助] 时钟端口也能添加input_delay吗？	日晨难再 2024-2-15	01095	日晨难再 2024-2-15 16:59
[讨论] 关于upf设计中的电源域切换	yex 2024-2-2	21345	kk2009 2024-2-15 08:33
[求助] lib库中的slew_derate_from_library究竟影响了什么？	日晨难再 2024-2-9	01053	日晨难再 2024-2-9 16:19
[求助] 请问formality可以做RTL-RTL的验证吗？	irun2 2013-7-3	62575	smc1017 2024-2-7 18:16
[求助] Verilog初学,新人求助	2558966080 2024-2-3	81238	767781537 2024-2-7 16:17
[求助] 浮点数算法逼近问题	xbllzf 2024-2-2	41077	xbllzf 2024-2-5 16:29
[求助] VHDL可以直接定义浮点数或定点小数？verilog不行吧？	haxy 2016-3-29	48036	andy2000a 2024-2-5 15:45
[求助] windows下的vivado可以和vcs联合吗 - [已解决]	不伤人的地雷 2024-1-8	51375	jjm_997 2024-2-5 09:44
[资料] matlab HDLcoder ...2	iNostory 2018-5-5	103842	zzp6682 2024-2-4 15:20
[求助] 请教一下，verilog的头文件何时用？	german010 2024-2-2	51506	uiwjyb 2024-2-4 11:28
[求助] 求emmc 4.41的verilog model！！！！！！	shuli198349 2012-4-6	86827	ing句号 2024-2-4 10:26
[求助] 关于VCS仿真mig_7series DDR3 controller IP错误的问题求教	lijias20 2020-8-6	74881	Mouzx 2024-2-4 10:15
[求助] 关于编译VCS pli.a的问题	许learner 2024-2-2	11113	speedzheng23 2024-2-4 07:32
[资料] 现代处理器设计——超标量处理器基础中文pdf下载	ewain 2024-2-1	81820	adefan 2024-2-3 05:45
[求助] Verilog初学,求助	2558966080 2024-1-29	61246	2558966080 2024-2-3 01:22
[求助] 数字设计中定点小数的表示和存储 - [已解决]	GloriaMoran 2024-2-1	31366	new_fast 2024-2-2 15:21
[求助] Verdi使用	Blue_IC 2024-2-1	2934	Blue_IC 2024-2-2 10:06
[求助] FPGA IP change	耳_东_陈 2024-1-28	21259	耳_东_陈 2024-2-2 10:01
保持时间为负怎么处理？ ...2 3 4 5 6	landyw 2004-9-7	5025297	xuzailong 2024-2-1 16:54
[原创] wifi6 ...2	qianqian123 2024-1-15	101549	binnq 2024-2-1 14:00
[讨论] 想讨论下PCIe传输的问题	yif1878 2024-1-31	11028	murphy522 2024-2-1 09:38
[求助] the register clock path is multi-driven ?	macherie 2022-7-29	12095	zero_ 2024-1-31 13:35
[原创] Malogic FPGA Board 全部Code和资料上线	dodoee 2024-1-30	11196	dodoee 2024-1-31 09:16
[求助] designware怎么用啊？ ...2	yic2000 2013-4-10	1111935	xiaoruozhou9 2024-1-30 18:35
[求助] eda环境主机插网线远程控制后获取license耗时非常长 - [悬赏 5 信元资产]	w0shishabi 2024-1-28	11044	w0shishabi 2024-1-29 22:24
[资料] Solid-State Drive (SSD) Introduction	AlvinRolling 2024-1-17	3998	im.leo 2024-1-29 14:27
[求助] 想问问大家关于功耗评估工具PTPX的误差	创芯101 2023-12-26	51237	创芯101 2024-1-29 09:31
[原创] 当前最经典人工智能参考书籍与课件、习题答案	gogo16888 2023-1-21	62295	sutaotao2001 2024-1-27 02:38
[求助] 关于Verilog 累加器的编写	我想学IC 2023-11-9	11674	yasimi 2024-1-26 17:16
[原创] ip交流 - [阅读权限 50] ...2	lxtx603 2022-7-25	172585	lxtx603 2024-1-26 12:30
[求助] 有没有QSPI原版的协议文档分享一下	mysoul 2021-7-20	73787	infortrans 2024-1-26 08:42
[求助] veriloga能读文件吗？ ...2 3	调皮捣蛋 2023-3-16	214814	ericking0 2024-1-26 08:28

1 ... 47 48 49 505152 53 54 55 ... 885 / 885 页下一页

返回发新帖

账号		自动登录	找回密码
密码			注册

数字IC设计讨论(IC前端|FPGA|ASIC) 今日: 0|主题: 30951|排名: 32

快速发帖

浏览过的版块