在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 1189|回复: 2

[求助] 始终信号能接入到寄存器的D口做逻辑使用吗?

[复制链接]
发表于 2024-4-23 16:40:00 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
Snipaste_2024-04-23_16-32-59.png


如上图代码,clk_f和clk_s是同步时钟,clk_f利用寄存器二分频产生clk_s。我想实现当clk_s为高的时候输出a,为低的时候输出b。 这种做法可行吗?在约束和时序分析上有没有什么问题?
发表于 2024-4-24 02:58:12 | 显示全部楼层
当然可以这样做:
1,只是DFT的时候,会有warning出来,clk输入到D端。有可能导致芯片上DFT有错。
2,另外就是PR,长clock tree的时候要小心
3,tmp如果跟clk_s domain还有交互就更要小心。
回复 支持 1 反对 0

使用道具 举报

 楼主| 发表于 2024-4-24 09:34:52 | 显示全部楼层


   
kk2009 发表于 2024-4-24 02:58
当然可以这样做:
1,只是DFT的时候,会有warning出来,clk输入到D端。有可能导致芯片上DFT有错。
2,另外 ...


明白了,谢谢。
回复 支持 反对

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-11 06:06 , Processed in 0.095623 second(s), 7 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表