verilog中使用task出现的问题

johnli330 · 发表于 2017-9-8 17:41:12

如果是全局变量，可实时变化吧，不用output。

江山无限辉 · 发表于 2017-9-8 21:57:57

task应该是等你这个任务结束的时候才会将输出值送出去
task write_BL0; //only write 256 bit data
...
vongy 发表于 2012-1-3 11:59

登录/注册后可看大图

正解

zhaoww · 发表于 2024-4-18 10:29:32

我也遇到了这个问题，但我发现使用systemverilog写task的时候，task的内部信号可以实时的输出，不知是否是systemverilog和verilog对task的定义不同。

binnq · 发表于 2024-4-23 17:19:54

感谢

账号		自动登录	找回密码
密码			注册

[求助] verilog中使用task出现的问题