在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
查看: 884|回复: 4

[讨论] DDR 怎么时序约束

[复制链接]
发表于 2024-3-23 14:09:15 | 显示全部楼层 |阅读模式

马上注册,结交更多好友,享用更多功能,让你轻松玩转社区。

您需要 登录 才可以下载或查看,没有账号?注册

×
上升沿和下降沿我都要用,应该怎么时序约束呢???STA会不会出问题呢??
发表于 2024-3-23 16:32:17 | 显示全部楼层
定义时钟后,STA工具会自动计算上下沿的timing。
 楼主| 发表于 2024-3-23 21:09:22 | 显示全部楼层


   
kk2009 发表于 2024-3-23 16:32
定义时钟后,STA工具会自动计算上下沿的timing。


时序约束咋写呢
发表于 2024-3-26 13:47:37 | 显示全部楼层
上升沿写,下降沿读?
发表于 2024-4-22 16:46:10 | 显示全部楼层
create_clock定义时钟后,STA工具会自动检查上沿到下沿,下沿到上沿之间的路径。此时占空比很关键。
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-2 23:15 , Processed in 0.112250 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表