设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

1 2 3 456 / 6 页下一页

返回列表发新帖

楼主: tengjiexx

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

发表于 2024-6-26 11:34:24 | 显示全部楼层

感谢

回复支持反对

发表于 2024-6-26 17:20:56 | 显示全部楼层

感谢

回复支持反对

scwx1021972074w

发表于 2024-8-30 15:18:13 | 显示全部楼层

thanks

回复支持反对

发表于 2024-10-8 19:33:01 | 显示全部楼层

thanks

回复支持反对

发表于 2024-11-17 23:33:27 | 显示全部楼层

Thanks for sharing!

回复支持反对

发表于 2024-11-20 20:03:06 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-11-27 10:12:09 | 显示全部楼层

感谢分享

回复支持反对

发表于 2024-12-27 17:01:35 | 显示全部楼层

ganxie,学习学习

回复支持反对

发表于 2025-1-1 23:47:16 | 显示全部楼层

Many thanks.

回复支持反对

发表于 2025-1-9 22:26:57 | 显示全部楼层

very good!

回复支持反对

1 2 3 456 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 23:23 , Processed in 0.133817 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表