设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

123 4 5 6 / 6 页下一页

返回列表发新帖

楼主: tengjiexx

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

发表于 2023-6-3 15:20:36 | 显示全部楼层

謝謝

回复支持反对

发表于 2023-6-21 15:32:44 | 显示全部楼层

好资料！

回复支持反对

发表于 2023-6-29 10:59:15 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-8-6 11:09:42 | 显示全部楼层

thanks..

回复支持反对

发表于 2023-8-17 20:53:35 | 显示全部楼层

THANKS

回复支持反对

发表于 2023-8-17 20:55:08 | 显示全部楼层

THANK

回复支持反对

发表于 2023-9-3 22:16:30 | 显示全部楼层

SEE SEE

回复支持反对

发表于 2023-9-8 15:32:36 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-9-8 15:38:49 | 显示全部楼层

多谢分享！

回复支持反对

发表于 2023-9-14 11:57:38 | 显示全部楼层

非常经典的教材，谢谢楼主

回复支持反对

123 4 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 02:56 , Processed in 0.146801 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表