设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 综合与时序分析的设计约束 Synopsys设计约束（SDC）实 ...

1 234 5 6 / 6 页下一页

返回列表发新帖

楼主: tengjiexx

[资料] 综合与时序分析的设计约束 Synopsys设计约束（SDC）实用指南.pdf

发表于 2023-9-22 09:45:13 | 显示全部楼层

感謝分享 3Q3Q

回复支持反对

发表于 2023-9-22 17:24:09 | 显示全部楼层

好好学习

回复支持反对

发表于 2023-9-22 17:25:47 | 显示全部楼层

这书不错，学以致用

回复支持反对

发表于 2023-11-8 22:01:52 | 显示全部楼层

感谢分享

回复支持反对

发表于 2023-11-10 11:34:23 | 显示全部楼层

THANKS

回复支持反对

发表于 2023-11-10 14:38:58 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2023-11-10 15:18:20 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-11-14 11:15:08 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-12-4 19:50:59 | 显示全部楼层

非常好的资料，谢谢

回复支持反对

发表于 2024-1-17 23:13:56 | 显示全部楼层

谢谢

回复支持反对

1 234 5 6 / 6 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 20:48 , Processed in 0.117569 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表