设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Digital VLSI Design and Simulation with Verilog

1 2 3 45 / 5 页

返回列表发新帖

楼主: ffq513

[资料] Digital VLSI Design and Simulation with Verilog

发表于 2023-3-29 09:11:18 | 显示全部楼层

thanks

回复支持反对

发表于 2023-3-29 11:16:26 | 显示全部楼层

ffq513 发表于 2022-3-7 20:45
不好意思，忘记放附件了

非常感谢！

回复支持反对

发表于 2023-3-30 00:53:45 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-3-30 20:37:50 | 显示全部楼层

感谢分析

回复支持反对

发表于 2023-12-4 01:58:05 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-12-4 07:43:19 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-12-4 08:09:20 | 显示全部楼层

ffq513 发表于 2022-3-7 20:45
不好意思，忘记放附件了

感谢共享。

回复支持反对

发表于 2024-11-22 23:25:01 | 显示全部楼层

thanks

回复支持反对

1 2 3 45 / 5 页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 00:07 , Processed in 0.128602 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表