设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Digital VLSI Design and Simulation with Verilog

123 4 5 / 5 页下一页

返回列表发新帖

楼主: ffq513

[资料] Digital VLSI Design and Simulation with Verilog

发表于 2022-3-7 22:28:27 | 显示全部楼层

thanks~~~~~

回复支持反对

发表于 2022-3-8 09:00:37 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-3-9 09:54:05 | 显示全部楼层

THANKS A LOT

回复支持反对

发表于 2022-3-10 22:40:56 | 显示全部楼层

没有下载链接呀

回复支持反对

发表于 2022-4-2 08:52:42 来自手机 | 显示全部楼层

我也看不到

回复支持反对

发表于 2022-4-2 11:58:11 | 显示全部楼层

多谢分享

回复支持反对

发表于 2022-4-11 20:42:07 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-4-15 15:08:16 | 显示全部楼层

谢谢分享，学习

回复支持反对

发表于 2022-4-25 18:54:32 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-5-25 21:59:10 | 显示全部楼层

kankan

回复支持反对

123 4 5 / 5 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-26 08:15 , Processed in 0.078953 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表