设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计讨论(IC前端|FPGA|ASIC) › Digital VLSI Design and Simulation with Verilog

1 234 5 / 5 页下一页

返回列表发新帖

楼主: ffq513

[资料] Digital VLSI Design and Simulation with Verilog

发表于 2022-5-26 07:44:48 | 显示全部楼层

谢谢分享

回复支持反对

使用道具举报

发表于 2022-5-26 13:55:43 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-5-28 23:49:31 | 显示全部楼层

謝謝分享

回复支持反对

使用道具举报

发表于 2022-5-29 08:24:16 | 显示全部楼层

多谢分享

回复支持反对

使用道具举报

发表于 2022-5-29 10:30:30 | 显示全部楼层

thanks

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-6-1 09:20:59 | 显示全部楼层

so good!

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-6-10 21:31:29 | 显示全部楼层

下了，内容挺浅显的，入门级

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-7-7 10:09:08 | 显示全部楼层

thanks

EETOP创芯人才网职位发布入口

回复支持反对

使用道具举报

发表于 2022-7-8 15:18:36 | 显示全部楼层

kankan

EETOP创芯人才网简历投递入口

回复支持反对

使用道具举报

发表于 2022-7-22 06:13:46 | 显示全部楼层

好东西

回复支持反对

使用道具举报

1 234 5 / 5 页下一页

返回列表发新帖

关闭

站长推荐 /1

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-10 12:22 , Processed in 0.064561 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表