设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Design With an Introduction to the Verilog H ...

1 ... 4 5 6 7 8910 11 12 13 ... 30 / 30 页下一页

返回列表发新帖

楼主: 空白MAX

[资料] Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog

发表于 2021-1-21 11:11:26 | 显示全部楼层

查看文件

回复支持反对

发表于 2021-1-21 12:58:37 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-1-21 13:58:49 | 显示全部楼层

kan kan

回复支持反对

发表于 2021-1-21 21:19:46 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-1-24 10:34:17 | 显示全部楼层

pdf版本还是不错的。

回复支持反对

发表于 2021-1-24 14:24:36 | 显示全部楼层

看看

回复支持反对

发表于 2021-1-26 22:16:51 | 显示全部楼层

thank you a lot！

回复支持反对

发表于 2021-1-28 16:00:55 | 显示全部楼层

studying digital design.

回复支持反对

发表于 2021-3-17 18:20:40 | 显示全部楼层

看看

回复支持反对

发表于 2021-4-8 12:47:49 | 显示全部楼层

如果您要查看本帖隐藏内容请回复

回复支持反对

1 ... 4 5 6 7 8910 11 12 13 ... 30 / 30 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-24 14:06 , Processed in 0.133973 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表