设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Design With an Introduction to the Verilog H ...

1 2 3 4 567 8 9 10 ... 30 / 30 页下一页

返回列表发新帖

楼主: 空白MAX

[资料] Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog

发表于 2020-12-11 18:00:45 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-12 14:46:41 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-12 16:35:13 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-12 17:58:23 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2020-12-13 18:04:49 | 显示全部楼层

学习一下

回复支持反对

发表于 2020-12-13 20:27:42 | 显示全部楼层

thanks !

回复支持反对

发表于 2020-12-14 14:43:11 | 显示全部楼层

感谢分享

回复支持反对

发表于 2020-12-17 08:41:01 | 显示全部楼层

很好的资料。。。

回复支持反对

发表于 2020-12-17 13:23:39 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2020-12-17 13:42:35 | 显示全部楼层

学习谢谢

回复支持反对

1 2 3 4 567 8 9 10 ... 30 / 30 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-2 05:17 , Processed in 0.084770 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表