设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Design With an Introduction to the Verilog H ...

1 ... 9 10 11 121314 15 16 17 ... 30 / 30 页下一页

返回列表发新帖

楼主: 空白MAX

[资料] Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog

发表于 2021-7-17 23:51:33 | 显示全部楼层

謝謝分享, 趕緊來學習, 支持+1

回复支持反对

发表于 2021-7-22 09:53:19 | 显示全部楼层

回复支持反对

发表于 2021-7-25 23:20:38 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-7-30 22:31:42 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-8-3 11:07:33 | 显示全部楼层

看看是否值得下载

回复支持反对

发表于 2021-8-3 22:16:18 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-8-4 09:13:37 | 显示全部楼层

kankan

回复支持反对

发表于 2021-8-4 09:37:43 | 显示全部楼层

学习了

回复支持反对

发表于 2021-8-4 10:33:15 | 显示全部楼层

看看再说

回复支持反对

发表于 2021-9-19 21:07:57 | 显示全部楼层

Digital Design With an Intr

回复支持反对

1 ... 9 10 11 121314 15 16 17 ... 30 / 30 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:58 , Processed in 0.102500 second(s), 2 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表