设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › Digital Design With an Introduction to the Verilog H ...
12345678910... 30下一页
返回列表 发新帖
楼主: 空白MAX

[资料] Digital Design With an Introduction to the Verilog HDL, VHDL, and SystemVerilog

[复制链接]
niuniu4
发表于 2020-11-30 16:29:28 | 显示全部楼层
谢谢分享！！！
回复 支持 反对

使用道具 举报

发表于 2020-11-30 16:34:13 | 显示全部楼层
kanyikan
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 20:29:44 | 显示全部楼层
谢谢分享
回复 支持 反对

使用道具 举报

发表于 2020-11-30 20:45:06 | 显示全部楼层
kankan
回复 支持 反对

使用道具 举报

发表于 2020-11-30 20:51:08 | 显示全部楼层
very good, thanks a lot!
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 21:13:36 | 显示全部楼层
thanks for sharing such a book!

EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 21:46:21 | 显示全部楼层
谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-11-30 22:07:37 | 显示全部楼层
good thamks
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

neilsu
发表于 2020-12-1 12:38:08 | 显示全部楼层

谢谢分享
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2020-12-1 14:30:05 | 显示全部楼层
学习学习
回复 支持 反对

使用道具 举报

下一页 »
12345678910... 30下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-9 11:04 , Processed in 0.133120 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表