设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 78 79 80 818283 84 85 86 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2020-12-15 11:17:15 | 显示全部楼层

学习一下

回复支持反对

发表于 2020-12-15 13:02:52 | 显示全部楼层

have a look ! Tks

回复支持反对

发表于 2020-12-15 22:24:37 | 显示全部楼层

看看到底是个啥

回复支持反对

发表于 2020-12-16 11:31:06 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-17 13:43:25 | 显示全部楼层

很好的教程，谢谢楼主

回复支持反对

发表于 2020-12-26 16:49:40 | 显示全部楼层

我来学习了，谢谢

回复支持反对

发表于 2020-12-28 15:22:13 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-29 10:24:30 | 显示全部楼层

6666666

回复支持反对

发表于 2020-12-30 08:30:59 | 显示全部楼层

thanks

回复支持反对

发表于 2021-1-15 09:58:46 | 显示全部楼层

谢谢分享

回复支持反对

1 ... 78 79 80 818283 84 85 86 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-5 12:28 , Processed in 0.114477 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表