设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 77 78 79 808182 83 84 85 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2020-12-1 10:44:03 | 显示全部楼层

来看看

回复支持反对

发表于 2020-12-1 15:28:54 | 显示全部楼层

xie xie xie xie

回复支持反对

发表于 2020-12-4 09:34:18 | 显示全部楼层

看看

回复支持反对

发表于 2020-12-11 15:21:44 | 显示全部楼层

thanks

回复支持反对

发表于 2020-12-11 15:24:06 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2020-12-11 15:27:43 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2020-12-11 18:08:38 | 显示全部楼层

kankan thanks !!

回复支持反对

发表于 2020-12-12 18:58:07 | 显示全部楼层

要看到您的贴子

回复支持反对

发表于 2020-12-15 09:30:13 | 显示全部楼层

thanks

回复支持反对

发表于 2020-12-15 10:12:24 | 显示全部楼层

了解一下

回复支持反对

1 ... 77 78 79 808182 83 84 85 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-5 12:19 , Processed in 0.131937 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表