设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 82 83 84 858687 88 89 90 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-3-11 15:07:03 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2021-3-11 16:59:10 | 显示全部楼层

thanks

回复支持反对

发表于 2021-3-11 20:40:45 | 显示全部楼层

6666666666

回复支持反对

发表于 2021-3-13 16:04:46 | 显示全部楼层

看看哈很想学 VCS

回复支持反对

发表于 2021-3-13 20:38:05 | 显示全部楼层

111111

回复支持反对

发表于 2021-3-15 16:52:23 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-3-15 21:18:51 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2021-3-16 11:54:38 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-3-23 15:45:50 | 显示全部楼层

看看是不是有用

回复支持反对

发表于 2021-3-23 17:11:59 来自手机 | 显示全部楼层

正在学习

回复支持反对

1 ... 82 83 84 858687 88 89 90 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-5 17:26 , Processed in 0.181828 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表