设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench
1 ...170171172173174175176177... 187下一页
返回列表 发新帖
楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]
neXtime
发表于 2024-1-17 14:04:42 | 显示全部楼层
回复一下
回复 支持 反对

举报

xjm527
发表于 2024-1-19 16:33:30 | 显示全部楼层
很不错的分享
回复 支持 反对

举报

hhxx1996
发表于 2024-1-20 09:30:48 | 显示全部楼层
学习学习
回复 支持 反对

举报

P_duan
发表于 2024-1-21 03:05:32 | 显示全部楼层
好东东
回复 支持 反对

举报

pdauser1002
发表于 2024-1-21 04:26:09 | 显示全部楼层
kan kan
回复 支持 反对

举报

qiangfeng1900
发表于 2024-1-22 09:43:09 | 显示全部楼层
谢谢
回复 支持 反对

举报

binnq
发表于 2024-1-22 14:07:02 | 显示全部楼层
感谢分享
回复 支持 反对

举报

zh_ic_good
发表于 2024-1-22 14:10:07 | 显示全部楼层
学习下
回复 支持 反对

举报

dreamfly123123
发表于 2024-1-23 17:44:30 | 显示全部楼层
kankan ziliao
回复 支持 反对

举报

panqiang
发表于 2024-2-8 00:04:26 | 显示全部楼层
学习学习，大神
回复 支持 反对

举报

下一页 »
1 ...170171172173174175176177... 187下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-6 12:26 , Processed in 0.046746 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表