设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 167 168 169 170171172 173 174 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2023-11-27 15:09:56 | 显示全部楼层

谢谢老板

回复支持反对

发表于 2023-11-28 09:35:36 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2023-11-28 09:51:06 | 显示全部楼层

1233lll

回复支持反对

发表于 2023-11-28 19:57:09 | 显示全部楼层

KKKKKK

回复支持反对

发表于 2023-11-29 01:00:51 | 显示全部楼层

看看

回复支持反对

发表于 2023-11-29 08:29:13 | 显示全部楼层

gooda

回复支持反对

发表于 2023-11-29 22:09:27 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-12-4 15:16:12 | 显示全部楼层

非常适合入门的学习资料，谢谢了

回复支持反对

发表于 2023-12-5 15:43:32 | 显示全部楼层

进来看看，学习一下。

回复支持反对

发表于 2023-12-5 19:44:01 | 显示全部楼层

快速回复，很快速

回复支持反对

1 ... 167 168 169 170171172 173 174 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-6 19:15 , Processed in 0.118138 second(s), 4 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表