设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 166 167 168 169170171 172 173 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2023-11-11 09:21:32 | 显示全部楼层

多谢分享

回复支持反对

发表于 2023-11-11 22:08:18 | 显示全部楼层

111111

回复支持反对

发表于 2023-11-11 22:51:50 | 显示全部楼层

11111

回复支持反对

发表于 2023-11-15 11:19:14 | 显示全部楼层

看看

回复支持反对

发表于 2023-11-21 10:19:18 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2023-11-21 10:37:40 | 显示全部楼层

看一看

回复支持反对

发表于 2023-11-21 16:19:20 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2023-11-21 17:17:15 | 显示全部楼层

看一看

回复支持反对

发表于 2023-11-22 15:49:07 | 显示全部楼层

看看

回复支持反对

发表于 2023-11-26 01:13:04 | 显示全部楼层

感谢分享

回复支持反对

1 ... 166 167 168 169170171 172 173 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-6 21:52 , Processed in 0.142761 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表