设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 121 122 123 124125126 127 128 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2022-4-29 21:55:56 | 显示全部楼层

看看

回复支持反对

发表于 2022-4-29 22:10:17 | 显示全部楼层

學習了

回复支持反对

发表于 2022-5-3 11:37:51 | 显示全部楼层

感谢分享！！！！！

回复支持反对

发表于 2022-5-3 21:24:35 | 显示全部楼层

学习学习000

回复支持反对

发表于 2022-5-3 22:16:42 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-5-5 17:15:52 来自手机 | 显示全部楼层

学习下

回复支持反对

发表于 2022-5-5 19:43:07 | 显示全部楼层

这个不错，感兴趣

回复支持反对

发表于 2022-5-9 22:36:02 | 显示全部楼层

谢谢！！！！

回复支持反对

发表于 2022-5-10 09:14:20 | 显示全部楼层

感谢

回复支持反对

发表于 2022-5-13 16:06:37 | 显示全部楼层

感谢分享感谢分享感谢分享感谢分享感谢分享

回复支持反对

1 ... 121 122 123 124125126 127 128 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-8 08:39 , Processed in 0.127877 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表