设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 117 118 119 120121122 123 124 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2022-4-5 15:06:21 | 显示全部楼层

Thanks!

回复支持反对

发表于 2022-4-5 17:41:28 | 显示全部楼层

下载看看

回复支持反对

发表于 2022-4-7 20:24:27 | 显示全部楼层

谢谢分享！

回复支持反对

发表于 2022-4-8 13:03:23 | 显示全部楼层

thanks

回复支持反对

月明初上浪东楼

发表于 2022-4-9 10:21:21 | 显示全部楼层

看看

回复支持反对

发表于 2022-4-10 15:53:08 来自手机 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-4-10 20:49:18 | 显示全部楼层

感谢分享

回复支持反对

发表于 2022-4-11 11:23:49 | 显示全部楼层

谢谢楼主分享

回复支持反对

发表于 2022-4-11 21:19:04 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2022-4-12 08:58:02 来自手机 | 显示全部楼层

感谢分享

回复支持反对

1 ... 117 118 119 120121122 123 124 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-8 05:17 , Processed in 0.121411 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表