设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 118 119 120 121122123 124 125 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2022-4-12 09:11:30 | 显示全部楼层

学习一下

回复支持反对

发表于 2022-4-12 09:56:41 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2022-4-13 08:50:39 来自手机 | 显示全部楼层

学一学

回复支持反对

发表于 2022-4-13 10:07:25 | 显示全部楼层

学习

回复支持反对

发表于 2022-4-13 10:30:41 来自手机 | 显示全部楼层

有问题啊，fsdb文件名命名就不一样了

回复支持反对

发表于 2022-4-13 10:40:25 | 显示全部楼层

学一下

回复支持反对

发表于 2022-4-13 16:21:46 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-4-14 16:44:17 | 显示全部楼层

感谢楼主

回复支持反对

发表于 2022-4-15 11:44:11 | 显示全部楼层

谢谢

回复支持反对

发表于 2022-4-15 12:33:43 | 显示全部楼层

fffff

回复支持反对

1 ... 118 119 120 121122123 124 125 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-8 03:48 , Processed in 0.112819 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表