设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench
1 ...108109110111112113114115... 187下一页
返回列表 发新帖
楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

[复制链接]
wuzhuoqing
发表于 2021-12-10 13:48:33 | 显示全部楼层
很不错
回复 支持 反对

举报

佳木秀繁阴
发表于 2021-12-15 09:16:10 | 显示全部楼层
感谢分享
回复 支持 反对

举报

syxd2012
发表于 2021-12-15 09:34:41 | 显示全部楼层
感谢分享                       
回复 支持 反对

举报

guoweituo
发表于 2021-12-15 17:07:48 | 显示全部楼层
好东西，顶！
回复 支持 反对

举报

phenixsong
发表于 2021-12-15 17:39:47 | 显示全部楼层
谢谢分享！
回复 支持 反对

举报

於鱼雨遇
发表于 2021-12-17 14:28:30 | 显示全部楼层
学习下makefile
回复 支持 反对

举报

chris_ch
发表于 2021-12-17 14:30:23 | 显示全部楼层
thanks for sharing
回复 支持 反对

举报

Ray1995
发表于 2021-12-18 15:03:36 | 显示全部楼层
感谢分享
回复 支持 反对

举报

zx2021
发表于 2021-12-18 16:26:57 | 显示全部楼层
11111
回复 支持 反对

举报

Rookie204
发表于 2021-12-19 16:54:11 | 显示全部楼层
谢谢作者
回复 支持 反对

举报

下一页 »
1 ...108109110111112113114115... 187下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-7 13:22 , Processed in 0.147547 second(s), 6 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表