设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

1 ... 94 95 96 979899 100 101 102 ... 187 / 187 页下一页

返回列表发新帖

楼主: yoof2000

[原创] 使用 Makefile+VCS+Verdi 做个简单的 Test Bench

发表于 2021-7-12 10:35:03 | 显示全部楼层

看看看看学习一下，谢谢

回复支持反对

发表于 2021-7-12 11:47:12 | 显示全部楼层

谢谢分享

回复支持反对

学习使我快乐

发表于 2021-7-12 15:06:34 | 显示全部楼层

多谢分享

回复支持反对

发表于 2021-7-12 17:53:41 | 显示全部楼层

看一看

回复支持反对

发表于 2021-7-13 10:22:23 | 显示全部楼层

gxgxg

回复支持反对

发表于 2021-7-14 19:49:37 | 显示全部楼层

感谢分享

回复支持反对

发表于 2021-7-14 22:40:43 | 显示全部楼层

thanks

回复支持反对

发表于 2021-7-15 01:14:03 | 显示全部楼层

thanks

回复支持反对

发表于 2021-7-15 18:59:49 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2021-7-15 19:56:53 | 显示全部楼层

hi all How are you?

回复支持反对

1 ... 94 95 96 979899 100 101 102 ... 187 / 187 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-7-6 14:17 , Processed in 0.108043 second(s), 5 queries , Gzip On, MemCached On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表