设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SDRAM、DDR3、DDR4 verilog model

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

返回列表发新帖

楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

发表于 2019-8-8 23:03:27 | 显示全部楼层

回复支持反对

发表于 2019-8-9 11:39:24 | 显示全部楼层

thank you

回复支持反对

发表于 2019-8-10 09:46:01 | 显示全部楼层

谢谢楼主分享，正好在学习这个。

回复支持反对

发表于 2019-8-11 10:37:49 | 显示全部楼层

挺不错，看看再说

回复支持反对

发表于 2019-8-14 22:05:59 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2019-8-27 22:20:23 | 显示全部楼层

太感谢楼主了

回复支持反对

发表于 2019-8-28 11:21:43 | 显示全部楼层

多谢分享！

回复支持反对

发表于 2019-9-11 10:19:38 | 显示全部楼层

太感谢楼主了

回复支持反对

发表于 2019-12-1 20:54:56 | 显示全部楼层

这个DDR4模型是镁光网上公开下载的，是ncverilog等加密文件。

回复支持反对

发表于 2020-1-15 06:13:42 | 显示全部楼层

Good stuff
thank you very much

回复支持反对

1 ... 15 16 17 181920 21 22 23 ... 27 / 27 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-13 01:55 , Processed in 0.086653 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表