在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

[复制链接]
发表于 2019-5-26 20:20:28 | 显示全部楼层


   
babikambing 发表于 2017-9-10 13:28
多谢。。。回复 1# 、窝里康


thanks for sharing

发表于 2019-5-26 21:19:15 | 显示全部楼层
感谢楼主分行啊啊啊啊啊啊
发表于 2019-5-27 08:44:31 | 显示全部楼层
谢谢分享
发表于 2019-7-17 16:04:39 | 显示全部楼层
感谢,感谢,十分感谢,感谢,感谢,十分感谢,感谢,感谢,十分感谢,感谢,感谢,十分感谢,感谢,感谢,十分感谢
发表于 2019-7-17 17:43:50 | 显示全部楼层
谢谢分享,学习一下.........谢谢分享,学习一下.........
发表于 2019-7-18 10:38:19 | 显示全部楼层
你好,仿真的时候finish在了ddr.v的第640行,是怎么回事呢,并没有define MAX_MEM啊,为什么会去执行ifdef MAX_MEM呢?
发表于 2019-7-18 11:18:20 | 显示全部楼层
多谢分享
发表于 2019-7-19 07:23:50 | 显示全部楼层
thanks for sharing
发表于 2019-7-25 23:11:43 | 显示全部楼层
下来看看先
发表于 2019-8-7 11:15:40 | 显示全部楼层
学习学习,不错的资料。非常感谢!!!
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-9 18:09 , Processed in 0.125084 second(s), 5 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表