设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › SDRAM、DDR3、DDR4 verilog model

1 ... 11 12 13 141516 17 18 19 ... 28 / 28 页下一页

返回列表发新帖

楼主: 、窝里康

[资料] SDRAM、DDR3、DDR4 verilog model

发表于 2018-12-18 13:58:59 | 显示全部楼层

多谢分享

回复支持反对

发表于 2018-12-18 20:01:25 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2018-12-20 17:12:19 | 显示全部楼层

这个ddr3有问题

回复支持反对

发表于 2018-12-23 11:29:10 | 显示全部楼层

谢谢分享！！！

回复支持反对

发表于 2018-12-23 16:02:46 | 显示全部楼层

thanks

回复支持反对

发表于 2019-1-5 16:59:00 | 显示全部楼层

先看看谢谢！

回复支持反对

发表于 2019-1-5 18:03:48 | 显示全部楼层

thanks

回复支持反对

发表于 2019-1-6 20:49:44 | 显示全部楼层

学习中，谢谢楼主

回复支持反对

发表于 2019-1-9 14:02:44 | 显示全部楼层

多谢分享

回复支持反对

发表于 2019-1-9 21:02:20 | 显示全部楼层

多谢楼主

回复支持反对

1 ... 11 12 13 141516 17 18 19 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-11 00:41 , Processed in 0.130072 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表