在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜帖子
楼主: Jason.tschen

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis

[复制链接]
发表于 2018-4-27 13:37:37 | 显示全部楼层
好书,原版,带书签。文件这么大,我还以为是扫描版呢
发表于 2018-4-28 14:40:26 | 显示全部楼层
bu cuo
发表于 2018-6-5 19:30:32 | 显示全部楼层
it is great!!  thx you
发表于 2018-6-5 22:13:44 | 显示全部楼层
look look
发表于 2018-6-13 14:00:44 | 显示全部楼层
回复 1# Jason.tschen

Thanks for donation! Just need it!
发表于 2018-6-15 15:05:04 | 显示全部楼层
下载来看一下,谢谢版主
发表于 2018-6-16 17:27:17 | 显示全部楼层
不错的东西
发表于 2018-8-19 08:43:48 | 显示全部楼层
thank you
发表于 2018-8-29 12:02:28 | 显示全部楼层
thanks!
发表于 2018-8-29 14:24:06 | 显示全部楼层
pretty useful book
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-1 19:23 , Processed in 0.147215 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表