Digital Logic Design Using Verilog: Coding and RTL Synthesis

Andrei_Q · 发表于 2017-1-20 20:50:38

多谢楼主分享~~~~~~~~~~~

eekevin25 · 发表于 2017-1-28 00:02:19

GOOD BOOK FOR RTL

csc57 · 发表于 2017-2-14 07:00:52

回复 1# Jason.tschen

不错的东西

wangjianping421 · 发表于 2017-2-14 14:38:25

回复 1# Jason.tschen

wangjianping421 · 发表于 2017-2-14 14:39:37

回复 1# Jason.tschen

wangjianping421 · 发表于 2017-2-14 14:42:23

回复 1# Jason.tschen

ayamitek · 发表于 2017-3-9 14:17:50

回复 1# Jason.tschen

thanks

tu_yjq123 · 发表于 2017-3-12 23:44:02

多谢。。。

ralphtwtw · 发表于 2017-4-6 11:46:12

Digital Logic Design Using Verilog: Coding and RTL Synthesis

ralphtwtw · 发表于 2017-4-6 11:47:50

Digital Logic Design Using Verilog: Coding and RTL Synthesis

账号		自动登录	找回密码
密码			注册

[原创] Digital Logic Design Using Verilog: Coding and RTL Synthesis