设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码） ...

1 ... 3 4 5 6 789 10 11 12 ... 28 / 28 页下一页

返回列表发新帖

楼主: megaic

[资料] 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码）

发表于 2018-5-8 14:39:40 | 显示全部楼层

谢谢分享

回复支持反对

发表于 2018-5-9 10:41:28 | 显示全部楼层

thanks

回复支持反对

发表于 2018-5-10 10:15:08 | 显示全部楼层

为什么打不开，解压不了，有人遇到这种情况吗？

回复支持反对

发表于 2018-5-10 11:26:23 | 显示全部楼层

经典不错

回复支持反对

发表于 2018-5-12 12:39:55 | 显示全部楼层

最好能有一些简介

回复支持反对

发表于 2018-5-12 15:30:09 | 显示全部楼层

感谢楼主的分享

回复支持反对

发表于 2018-5-12 19:34:19 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2018-5-13 23:07:45 | 显示全部楼层

感謝分享!

回复支持反对

发表于 2018-5-14 16:32:56 | 显示全部楼层

好东西

回复支持反对

发表于 2018-5-14 18:39:19 | 显示全部楼层

感谢分享

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 28 / 28 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-29 01:06 , Processed in 0.129306 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表