设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码） ...
12345678910... 28下一页
返回列表 发新帖
楼主: megaic

[资料] 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码）

[复制链接]
amenamenamen
发表于 2016-11-30 22:48:53 | 显示全部楼层
太好了，谢谢。
太好了，谢谢。
回复 支持 反对

举报

amenamenamen
发表于 2016-11-30 22:49:49 | 显示全部楼层
太好了，谢谢。
太好了，谢谢。
回复 支持 反对

举报

amenamenamen
发表于 2016-11-30 22:50:32 | 显示全部楼层
太好了，谢谢。
太好了，谢谢。
回复 支持 反对

举报

jimcmwang
发表于 2016-12-1 00:35:19 | 显示全部楼层
(代码)精通VerilogHDL：IC设计核心技术实例详解.rar (507.21 KB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part1.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part2.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part3.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part4.rar (10.35 MB)
回复 支持 反对

举报

jimcmwang
发表于 2016-12-1 00:37:11 | 显示全部楼层
(代码)精通VerilogHDL：IC设计核心技术实例详解.rar (507.21 KB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part1.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part2.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part3.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part4.rar (10.35 MB)
回复 支持 反对

举报

jimcmwang
发表于 2016-12-1 06:58:20 | 显示全部楼层
(代码)精通VerilogHDL：IC设计核心技术实例详解.rar (507.21 KB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part1.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part2.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part3.rar (15 MB)

(书)精通Verilog HDL：IC设计核心技术实例详解.part4.rar (10.35 MB)
回复 支持 反对

举报

QQben
发表于 2016-12-1 11:24:29 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

heroh396
发表于 2016-12-2 15:01:36 | 显示全部楼层
Perfect. Good book
回复 支持 反对

举报

ybbrdfxk0922
发表于 2017-3-16 22:23:46 | 显示全部楼层
还行，能接受
回复 支持 反对

举报

chrisdy
发表于 2017-3-17 15:01:41 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

下一页 »
12345678910... 28下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-5-24 13:38 , Processed in 0.130106 second(s), 4 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表