设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码） ...
1 ...212223242526272829
返回列表 发新帖
楼主: megaic

[资料] 精通VerilogHDL：IC设计核心技术实例详解（PDF+源码）

[复制链接]
发表于 2025-5-12 11:35:44 | 显示全部楼层
谢谢楼主分享
回复 支持 反对

使用道具 举报

发表于 2025-5-30 18:07:28 | 显示全部楼层
谢谢分享
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-6-3 12:27:42 | 显示全部楼层
好书
回复 支持 反对

使用道具 举报

xf2016
发表于 2025-6-3 14:18:56 | 显示全部楼层
很模糊，没法看
回复 支持 反对

使用道具 举报

ufo1001
发表于 2025-6-11 10:49:02 | 显示全部楼层
好资源，收下了，先学习下
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-6-18 15:57:42 | 显示全部楼层
非常好的
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

发表于 2025-6-18 16:37:43 | 显示全部楼层
太好了
EETOP创芯人才网简历投递入口
回复 支持 反对

使用道具 举报

发表于 2025-6-18 16:43:29 | 显示全部楼层
great
EETOP创芯人才网职位发布入口
回复 支持 反对

使用道具 举报

1 ...212223242526272829
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条

X

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-7-18 07:55 , Processed in 0.098305 second(s), 3 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表