设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 开源CPU设计（Risc-v,OpenMips等） › CPU设计杂谈 › 8051核源码 Verilog

1 ... 9 10 11 12 131415 16 17 / 17 页下一页

返回列表发新帖

楼主: markkknd

8051核源码 Verilog

发表于 2016-8-23 19:16:34 | 显示全部楼层

8051核源码 Verilog

回复支持反对

发表于 2016-11-8 16:46:45 | 显示全部楼层

经典啊，找时间看看

回复支持反对

发表于 2016-11-9 16:24:57 | 显示全部楼层

下来看看，多谢楼主

回复支持反对

发表于 2016-12-23 13:55:32 | 显示全部楼层

是啥样的

回复支持反对

发表于 2016-12-24 20:57:31 | 显示全部楼层

学习学习

回复支持反对

发表于 2017-1-12 00:17:20 | 显示全部楼层

学习学习

回复支持反对

发表于 2017-2-23 10:12:08 | 显示全部楼层

回复 1# markkknd

thanks

回复支持反对

发表于 2018-1-19 11:11:00 | 显示全部楼层

好好学习一下。

回复支持反对

发表于 2018-1-20 04:03:03 | 显示全部楼层

回复 1# markkknd

Thank you for sharing

回复支持反对

发表于 2018-2-18 18:36:37 | 显示全部楼层

Fantastic.....
Thank you for this core

回复支持反对

1 ... 9 10 11 12 131415 16 17 / 17 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-4 20:45 , Processed in 0.135524 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表