设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog 练习题，很不错，能独立做完，可以胜任一般项目 ...

1 ... 3 4 5 6 7 8910 11 12 / 12 页下一页

返回列表发新帖

楼主: newlook

verilog 练习题，很不错，能独立做完，可以胜任一般项目了

发表于 2009-10-16 18:28:24 | 显示全部楼层

真这么厉害

回复支持反对

丁丁的电脑

发表于 2009-10-16 18:36:21 | 显示全部楼层

下来看看，正在学习中。。。

回复支持反对

发表于 2009-10-16 21:40:06 | 显示全部楼层

现在下点东西怎么那么贵呀？

回复支持反对

发表于 2009-10-17 10:40:47 | 显示全部楼层

正在学！！

回复支持反对

发表于 2009-10-17 10:59:09 | 显示全部楼层

Good! Thanks for the sharing!

回复支持反对

发表于 2010-1-16 13:10:19 | 显示全部楼层

下来练习一下吧

回复支持反对

发表于 2010-1-16 13:52:42 | 显示全部楼层

我会做你是不是要给我介绍份相关工作呢？

回复支持反对

发表于 2010-1-17 16:49:48 | 显示全部楼层

谢谢啊

回复支持反对

发表于 2010-1-18 19:45:33 | 显示全部楼层

我要看看

回复支持反对

发表于 2010-1-18 19:58:19 | 显示全部楼层

真的有这么神奇么？

回复支持反对

1 ... 3 4 5 6 7 8910 11 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 08:36 , Processed in 0.158530 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表