设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › verilog 练习题，很不错，能独立做完，可以胜任一般项目 ...

1 2 3 4 567 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

楼主: newlook

verilog 练习题，很不错，能独立做完，可以胜任一般项目了

发表于 2008-3-23 21:36:32 | 显示全部楼层

好东西

不错啊，安逸

回复支持反对

发表于 2008-3-23 21:43:52 | 显示全部楼层

支持

支持支持支持支持

回复支持反对

发表于 2008-3-24 00:06:15 | 显示全部楼层

看看吧

回复支持反对

发表于 2008-3-24 00:14:35 | 显示全部楼层

dddddddddddddddd

3dddddddddddddddddddd

回复支持反对

发表于 2008-3-24 12:51:42 | 显示全部楼层

下来看看

回复支持反对

发表于 2008-3-26 08:55:23 | 显示全部楼层

一个好人

回复支持反对

发表于 2008-3-26 08:58:38 | 显示全部楼层

一个好人

回复支持反对

发表于 2008-3-28 23:34:39 | 显示全部楼层

支持00000

回复支持反对

发表于 2008-3-28 23:46:15 | 显示全部楼层

看看

谢谢楼主

回复支持反对

发表于 2008-3-29 08:59:35 | 显示全部楼层

It is a very good for beginner to start with.

回复支持反对

1 2 3 4 567 8 9 10 ... 12 / 12 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 00:59 , Processed in 0.073016 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表