设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SVTB，systemverilog for testbench入门教程

1 ... 3 4 5 6 789 10 11 12 ... 23 / 23 页下一页

返回列表发新帖

楼主: wyj_whu

[资料] SVTB，systemverilog for testbench入门教程

发表于 2012-11-5 23:21:27 | 显示全部楼层

感谢分享！！

回复支持反对

发表于 2012-12-8 21:52:33 | 显示全部楼层

好资料下来看看

回复支持反对

发表于 2012-12-27 23:27:58 | 显示全部楼层

thanks for sharing

回复支持反对

发表于 2012-12-28 09:47:29 | 显示全部楼层

恩！！！不错的了！！！

回复支持反对

发表于 2013-1-1 16:48:29 | 显示全部楼层

sv is too powerfull~

回复支持反对

发表于 2013-2-26 17:10:49 | 显示全部楼层

thanks a lot!

回复支持反对

发表于 2013-2-26 22:11:00 | 显示全部楼层

hao dong xi a xie xie

回复支持反对

发表于 2013-3-16 21:10:45 | 显示全部楼层

学习一下~

回复支持反对

发表于 2013-3-18 09:53:35 | 显示全部楼层

谢谢啦

回复支持反对

mailtoanoopbabu

发表于 2013-7-8 16:37:06 | 显示全部楼层

thahsgjhsgdf hdgfhsgdfjah

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 08:12 , Processed in 0.146580 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表