设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SVTB，systemverilog for testbench入门教程

1 ... 7 8 9 101112 13 14 15 ... 23 / 23 页下一页

返回列表发新帖

楼主: wyj_whu

[资料] SVTB，systemverilog for testbench入门教程

发表于 2014-1-4 19:29:18 | 显示全部楼层

的确好东西，成分感谢

回复支持反对

发表于 2014-1-4 19:58:05 | 显示全部楼层

回复支持反对

发表于 2014-2-17 22:51:48 | 显示全部楼层

下来看看多谢分享

回复支持反对

发表于 2014-2-18 10:04:25 | 显示全部楼层

感谢分享！

回复支持反对

发表于 2014-4-5 10:39:22 | 显示全部楼层

synopsys公司systemverilog for testbench入门教程

回复支持反对

发表于 2014-4-8 13:30:11 | 显示全部楼层

谢谢，下来学习一下

回复支持反对

发表于 2014-4-28 17:03:00 | 显示全部楼层

谢谢分享！！！！

回复支持反对

发表于 2014-5-6 16:22:42 | 显示全部楼层

谢谢分享，学习一下

回复支持反对

发表于 2014-5-6 21:11:19 | 显示全部楼层

非常感谢啦

回复支持反对

发表于 2014-5-26 09:47:31 | 显示全部楼层

多谢分享！

回复支持反对

1 ... 7 8 9 101112 13 14 15 ... 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-7 00:52 , Processed in 0.147692 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表