设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › IC验证 › IC验证资料 › SVTB，systemverilog for testbench入门教程

1 ... 2 3 4 5 678 9 10 11 ... 23 / 23 页下一页

返回列表发新帖

楼主: wyj_whu

[资料] SVTB，systemverilog for testbench入门教程

发表于 2012-10-22 22:37:26 | 显示全部楼层

如何，看看

回复支持反对

发表于 2012-10-24 14:34:06 | 显示全部楼层

seem nice~~ thank you

回复支持反对

发表于 2012-10-24 14:34:38 | 显示全部楼层

seem nice, thank you~~

回复支持反对

发表于 2012-10-24 19:55:15 | 显示全部楼层

多谢分享

回复支持反对

发表于 2012-10-30 15:22:08 | 显示全部楼层

正好需要

回复支持反对

发表于 2012-10-30 18:24:56 | 显示全部楼层

只要不是英文的就好，先下个看看

回复支持反对

发表于 2012-11-1 10:41:14 | 显示全部楼层

需要下载看看

回复支持反对

发表于 2012-11-1 23:15:44 | 显示全部楼层

system verilog用在数字系统设计的哪些方面呢？

回复支持反对

发表于 2012-11-5 18:35:18 | 显示全部楼层

里面是个PPT，全英文的

回复支持反对

发表于 2012-11-5 21:18:35 | 显示全部楼层

是ppt？

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 23 / 23 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-30 07:29 , Processed in 0.089741 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表