在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2020-6-25 20:30:24 | 显示全部楼层
verilog容易学,和c语言差不多
回复

使用道具 举报

发表于 2020-6-26 13:09:48 | 显示全部楼层
Verilog用得比较多
回复

使用道具 举报

发表于 2020-7-24 20:54:56 | 显示全部楼层
项目学习都是verilog,感觉更加容易上手。
回复

使用道具 举报

发表于 2020-8-16 13:34:43 | 显示全部楼层
Verilog 是主流
回复

使用道具 举报

发表于 2020-8-16 15:32:19 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2020-8-16 16:15:16 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2020-8-16 16:16:34 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2020-8-16 16:24:32 | 显示全部楼层
回复

使用道具 举报

发表于 2020-8-26 13:01:41 | 显示全部楼层
请问有systemverilog推荐的书籍吗QAQ  中文版最好
回复

使用道具 举报

发表于 2020-9-11 16:28:42 | 显示全部楼层
本科学过VHDL,后来工作了都是用verilog,VHDL都快忘光了
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-24 17:42 , Processed in 0.186419 second(s), 7 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表