在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码,快捷登录

手机号码,快捷登录

搜全文
楼主: buley

[统计] 你是用VHDL还是用Verilog HDL?

[复制链接]
发表于 2021-2-21 10:30:37 | 显示全部楼层
verilog
回复

使用道具 举报

发表于 2021-4-2 11:15:22 | 显示全部楼层
现在工作中基本就是verilog了,大学里用vhdl会比较多
回复

使用道具 举报

发表于 2021-4-29 01:09:18 | 显示全部楼层
谢谢分享
回复

使用道具 举报

发表于 2021-5-19 14:52:01 | 显示全部楼层
目前只会verilog
回复

使用道具 举报

发表于 2021-6-17 15:15:51 | 显示全部楼层
verilog明显多啊
回复

使用道具 举报

发表于 2021-6-30 17:40:14 | 显示全部楼层
我用SystemVerilog , verilog 被合并成IEEE 1800.2 SystemVerilog了
回复

使用道具 举报

发表于 2021-7-8 08:15:21 | 显示全部楼层
主要用verilog,因为最开始学的verilog,后面也学了VHDL。我觉得VHDL比verilog更加严谨,需要注意的更多。
回复

使用道具 举报

发表于 2021-7-15 10:17:10 | 显示全部楼层
现阶段还是verilog为主吧~
回复

使用道具 举报

发表于 2021-7-22 09:04:14 | 显示全部楼层
Verilog
回复

使用道具 举报

发表于 2021-7-27 13:50:58 | 显示全部楼层
VHDL现在越来越少人用了
回复

使用道具 举报

您需要登录后才可以回帖 登录 | 注册

本版积分规则

关闭

站长推荐 上一条 /1 下一条


手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-9-24 06:05 , Processed in 0.176448 second(s), 8 queries , Gzip On, Redis On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表