设为首页 收藏本站
在线咨询 切换到宽版
eetop公众号 创芯大讲堂 创芯人才网

 找回密码
 注册

手机号码，快捷登录

手机号码，快捷登录

搜帖子
EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERILOG 面试题
1 ...67891011121314下一页
返回列表 发新帖
楼主: spwedasd

[资料] VERILOG 面试题

[复制链接]
wzc92
发表于 2017-8-9 16:25:48 | 显示全部楼层
英文版本，估计用处不是那么大···
回复 支持 反对

举报

roomby
发表于 2017-8-10 18:20:55 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

gx221008
发表于 2017-8-14 20:37:19 | 显示全部楼层
东方股份胜多负少
回复 支持 反对

举报

liushaopo
发表于 2017-8-17 16:37:30 | 显示全部楼层
谢谢楼主
回复 支持 反对

举报

zzkk_tt
发表于 2017-8-30 18:51:03 | 显示全部楼层
谢谢楼主！
回复 支持 反对

举报

发表于 2017-8-30 22:01:26 | 显示全部楼层
谢谢楼主分享！
回复 支持 反对

举报

cdting
发表于 2017-9-6 09:49:56 | 显示全部楼层
非常感謝~~~~
回复 支持 反对

举报

北纬30度
发表于 2018-2-1 22:42:08 | 显示全部楼层
谢谢分享
回复 支持 反对

举报

nike666168
发表于 2019-6-5 23:30:20 | 显示全部楼层

Nice document!Thanks.
回复 支持 反对

举报

河畔柳树
发表于 2019-6-6 08:56:41 | 显示全部楼层
想要说啥都不知道说啥
回复 支持 反对

举报

下一页 »
1 ...67891011121314下一页
返回列表 发新帖
高级模式
B Color Image Link Quote Code Smilies
您需要登录后才可以回帖 登录 | 注册

本版积分规则

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号 京公网安备:11010502037710 )

GMT+8, 2025-6-17 14:25 , Processed in 0.097201 second(s), 10 queries , Gzip On, MemCached On.

eetop公众号 创芯大讲堂 创芯人才网
快速回复 返回顶部 返回列表