设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERILOG 面试题

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

返回列表发新帖

楼主: spwedasd

[资料] VERILOG 面试题

发表于 2013-9-4 23:24:58 | 显示全部楼层

感谢楼主！！

回复支持反对

发表于 2013-9-7 21:56:37 | 显示全部楼层

怒顶一记

回复支持反对

发表于 2013-9-7 22:13:55 | 显示全部楼层

恩，很不错啊~

回复支持反对

发表于 2013-9-7 22:19:15 | 显示全部楼层

回复 1# spwedasd

thank you

回复支持反对

发表于 2013-9-10 00:29:57 | 显示全部楼层

这个要支持

回复支持反对

发表于 2014-4-1 14:18:34 | 显示全部楼层

全英文的

回复支持反对

发表于 2014-4-2 12:48:51 | 显示全部楼层

不错的资料,谢谢

回复支持反对

发表于 2014-9-2 14:33:40 | 显示全部楼层

回复支持反对

发表于 2014-9-10 16:36:16 | 显示全部楼层

kankan...

回复支持反对

发表于 2014-9-10 16:49:45 | 显示全部楼层

太棒了！感谢楼主额分享！

回复支持反对

1 ... 3 4 5 6 789 10 11 12 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-5 15:19 , Processed in 0.147569 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表