设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › VERILOG 面试题

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

楼主: spwedasd

[资料] VERILOG 面试题

发表于 2012-11-27 23:25:13 | 显示全部楼层

很实用多谢了

回复支持反对

发表于 2012-12-3 15:21:47 | 显示全部楼层

楼主好人小手一抖金币到手

回复支持反对

发表于 2012-12-4 15:23:36 | 显示全部楼层

非常感谢

回复支持反对

发表于 2013-3-23 09:45:38 | 显示全部楼层

确实经典建议大家下载

回复支持反对

发表于 2013-3-23 09:58:53 | 显示全部楼层

不错，看看

回复支持反对

发表于 2013-3-29 17:39:24 | 显示全部楼层

楼主英明百年英才！！！！！！！！！！

回复支持反对

发表于 2013-3-29 23:20:08 | 显示全部楼层

那个网页还能打开吗

回复支持反对

发表于 2013-3-30 08:49:35 | 显示全部楼层

顶啊~~~~~~~~~~~~~~~~

回复支持反对

发表于 2013-4-3 06:58:38 | 显示全部楼层

thank you !

回复支持反对

发表于 2013-7-6 16:11:57 | 显示全部楼层

范德萨发大幅度飞大夫

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 14 / 14 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-9 03:54 , Processed in 0.119014 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表