设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › modelsim使用_+_前仿真_+_后仿真_+_verilog

1 ... 2 3 4 5 678 9 10 11 ... 13 / 13 页下一页

返回列表发新帖

楼主: szx12261019

[资料] modelsim使用_+_前仿真_+_后仿真_+_verilog

发表于 2011-6-2 16:55:12 | 显示全部楼层

非常感谢！

回复支持反对

发表于 2011-9-13 20:15:39 | 显示全部楼层

回复 1# szx12261019

回复支持反对

发表于 2011-9-20 13:02:41 | 显示全部楼层

THANKYOU

回复支持反对

爱吃的兔子

发表于 2011-9-21 17:00:16 | 显示全部楼层

谢谢哈~~~！

回复支持反对

发表于 2011-9-22 18:44:12 | 显示全部楼层

bucuo ,hao dongxi!

回复支持反对

发表于 2011-10-14 12:48:50 | 显示全部楼层

正好不会，学习下

回复支持反对

发表于 2011-10-14 22:30:06 | 显示全部楼层

谢谢楼主

回复支持反对

发表于 2011-10-15 00:45:41 | 显示全部楼层

谢谢分享。

回复支持反对

发表于 2011-10-17 18:55:13 | 显示全部楼层

kankan

回复支持反对

发表于 2011-10-18 16:50:22 | 显示全部楼层

顶起。谢谢分享楼主

回复支持反对

1 ... 2 3 4 5 678 9 10 11 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-31 18:40 , Processed in 0.100137 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表