设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › modelsim使用_+_前仿真_+_后仿真_+_verilog

1 234 5 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

楼主: szx12261019

[资料] modelsim使用_+_前仿真_+_后仿真_+_verilog

海之子306916

发表于 2011-1-16 17:20:07 | 显示全部楼层

不错啊

回复支持反对

发表于 2011-1-17 14:09:18 | 显示全部楼层

内容很实际！！！

回复支持反对

发表于 2011-1-17 14:34:23 | 显示全部楼层

zhichiyixia

回复支持反对

发表于 2011-1-17 14:36:22 | 显示全部楼层

内容很实际！！！

回复支持反对

发表于 2011-1-17 22:18:49 | 显示全部楼层

谢谢！先下载了看看是什么东西！

回复支持反对

发表于 2011-1-17 22:20:25 | 显示全部楼层

ddddddddddddddddddd

回复支持反对

发表于 2011-1-19 17:03:09 | 显示全部楼层

thanks for sharing!

回复支持反对

发表于 2011-1-19 22:24:11 | 显示全部楼层

好东西就要顶。。。。。

回复支持反对

发表于 2011-2-26 10:50:54 | 显示全部楼层

感谢分享

回复支持反对

发表于 2011-2-28 13:21:28 | 显示全部楼层

谢谢，支持一下

回复支持反对

1 234 5 6 7 8 9 10 ... 13 / 13 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-12 21:01 , Processed in 0.053674 second(s), 3 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表