设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 免费送好书了Step-by-step Functional Verification wit ...

1 ... 8 9 10 11 12 131415 16 / 16 页下一页

返回列表发新帖

楼主: rettylee

[资料] 免费送好书了Step-by-step Functional Verification with SystemVerilog and OVM

发表于 2011-11-26 11:29:58 | 显示全部楼层

重磅推出

回复支持反对

发表于 2012-1-15 09:13:20 | 显示全部楼层

书是好书，但不清晰。

回复支持反对

发表于 2012-1-15 13:19:17 | 显示全部楼层

好书!!!!!!!!

回复支持反对

发表于 2012-1-30 08:16:34 | 显示全部楼层

Thanks!

回复支持反对

发表于 2012-1-30 14:19:25 | 显示全部楼层

好东西当然要顶一个

回复支持反对

发表于 2012-1-30 14:21:45 | 显示全部楼层

是免费得嘛？？？？

回复支持反对

发表于 2012-3-3 22:53:42 | 显示全部楼层

好帖好帖好帖好帖

回复支持反对

发表于 2012-3-3 23:01:26 | 显示全部楼层

好哦哈哈哈哈

回复支持反对

发表于 2012-3-4 04:10:33 | 显示全部楼层

thanks

回复支持反对

发表于 2012-3-4 05:01:38 | 显示全部楼层

thanks

回复支持反对

1 ... 8 9 10 11 12 131415 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-8 04:17 , Processed in 0.149956 second(s), 5 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表