设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 免费送好书了Step-by-step Functional Verification wit ...

1 ... 6 7 8 91011 12 13 14 ... 16 / 16 页下一页

返回列表发新帖

楼主: rettylee

[资料] 免费送好书了Step-by-step Functional Verification with SystemVerilog and OVM

发表于 2010-9-15 18:07:31 | 显示全部楼层

1# rettylee 太贵了

回复支持反对

发表于 2010-9-15 20:03:51 | 显示全部楼层

thanks~··

回复支持反对

发表于 2010-10-7 22:24:18 | 显示全部楼层

这书好吗？

回复支持反对

发表于 2010-10-7 22:27:33 | 显示全部楼层

回一下

回复支持反对

发表于 2010-10-7 22:33:48 | 显示全部楼层

回帖是美德

回复支持反对

发表于 2010-10-7 22:35:06 | 显示全部楼层

花了好多钱了

回复支持反对

发表于 2010-10-7 22:36:35 | 显示全部楼层

不停的灌输都不好意思了

回复支持反对

发表于 2010-10-7 22:39:46 | 显示全部楼层

谢谢啦

回复支持反对

发表于 2010-10-7 22:42:20 | 显示全部楼层

灌啊灌啊

回复支持反对

发表于 2010-10-7 22:44:28 | 显示全部楼层

再灌！！！

回复支持反对

1 ... 6 7 8 91011 12 13 14 ... 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-5-28 10:36 , Processed in 0.109568 second(s), 4 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表