设为首页收藏本站

在线咨询切换到宽版

eetop公众号

创芯大讲堂

创芯人才网

快捷导航

搜帖子

EETOP 创芯网论坛 (原名：电子顶级开发网)»论坛 › IC 设计及制造（半导体、微电子） › 数字IC设计【ASIC|IC前端|FPGA】 › 数字IC设计资料(IC前端|FPGA|ASIC) › 免费送好书了Step-by-step Functional Verification wit ...

1 ... 8 9 10 111213 14 15 16 / 16 页下一页

返回列表发新帖

楼主: rettylee

[资料] 免费送好书了Step-by-step Functional Verification with SystemVerilog and OVM

发表于 2011-1-12 09:17:48 | 显示全部楼层

Thanks

回复支持反对

发表于 2011-4-18 10:24:20 | 显示全部楼层

好东西，楼主辛苦

回复支持反对

发表于 2011-4-18 11:04:24 | 显示全部楼层

thanks for your sharing!

回复支持反对

发表于 2011-4-20 21:51:49 | 显示全部楼层

谢谢楼主哦~~

回复支持反对

发表于 2011-4-24 13:55:01 | 显示全部楼层

wuyuzhongwuyuzhong

回复支持反对

发表于 2011-5-5 13:34:01 | 显示全部楼层

好多啊

回复支持反对

发表于 2011-5-31 14:10:23 | 显示全部楼层

Thanks for sharing

回复支持反对

发表于 2011-5-31 20:00:12 | 显示全部楼层

thanks。。

回复支持反对

发表于 2011-6-2 14:52:56 | 显示全部楼层

这么多，没钱了....

回复支持反对

发表于 2011-6-3 09:15:58 | 显示全部楼层

多谢分享

回复支持反对

1 ... 8 9 10 111213 14 15 16 / 16 页下一页

返回列表发新帖

手机版| 小黑屋| 关于我们| 联系我们| 隐私声明| EETOP 创芯网
( 京ICP备:10050787号京公网安备:11010502037710 )

GMT+8, 2025-6-1 18:05 , Processed in 0.152669 second(s), 6 queries , Gzip On, Redis On.

eetop公众号

创芯大讲堂

创芯人才网

快速回复 返回顶部 返回列表